微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 微电子和IC设计 > IC后端设计交流 > Astro DRC violations

Astro DRC violations

时间:10-02 整理:3721RD 点击:
我在用Astro进行完 route clock nets以后,发现有很多的DRC violation.
在*log* file里看到有DRC violations 3071个。
请问:
1. 怎样可以report详细的DRC violation ?
2. DRC rule应该是要根据不同的process & foundry有不同的要求吧?我并没有单独给astro一个DRC rule的文件,
那Astro是根据什么判断有DRC violations?
3. 在route clock nets后有大量的DRC violations应该怎么解?

丢了好多问题,希望给点提示!非常感谢!

1.Verify-> Error Brower ,选择Detal route就可以载入查看了。2.Astro tf 中有定义各个层次的一些minspacing 等drc规则,不然你routing出来的东西肯定不能用的。
3.routing clock tree应该不会有太多的vios,太多vios原因有多种。
我建议你查下你用的std MW lib是不是建立的时候有很多pin 是offgrid的,如果是这样会造成running time很长还有很多vio产生。
还有就是是不是floorplan造成的congestion,先用global route 查看下congestion map。

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top