ICC中两行ROW之间的距离问题

请教各位，在icc里碰到两行row之间靠的太近（默认的应该是两行之间距离是0），导致上面一行中cell与电源的contact和下面一行中cell与电源的contact靠的太近而产生DRC错误，怎么消除这种错误呢?我想应该可以加宽电源带从而使得上一行与下一行之间拉开一定距离，但是在ICC里没有试验成功，恳请各位大侠帮忙指点，多谢！

你是不是选错了，应该用back to back的row吧?

楼上正解。不选back to back也不是不行（我没见过不是背靠背的。），不过像你这样应该还有其他设置不对。

恩我设置的是double back，所以两行ROW之间是紧挨着的，上面一行和下面一行公用VDD或者GND，所以产生了类似上面一行的VDD CONTACT和下面一行的VDD CONTACT靠的太近的情况。我现在就是想把两行ROW之间共用的这个部分加宽，使得上下两ROW间的VDD CONTACT 距离增大，但是一直都没试出来，把initilize_floorplan的row/core ratio改小以后也不行，所以请教各位大侠看具体应该怎么做。

不明白你为什么非要这么用。有什么特殊考虑么?

上面一行和下面一行公用VDD或者GND，所以产生了类似上面一行的VDD CONTACT和下面一行的VDD CONTACT靠的太近的情况
这句话说实话我没看懂。前后矛盾啊。

明白了，你去看看你tf里的unit height和你看到的std cell（pr boundary）的是不是不一致

lib有问题，改lib吧，合理的lib不会有这个问题啊

请问是让让foundry提供新的库吗?

你用的莫非是ARM提供的40nm的library?如果是的话,你在 preroute standard cell的时候,先把advance rule选上allow shared vias above this layer,然后选你via变大的那一层,比如你是1P9M的工艺,可能在VIA8和VIA7的时候,大小比VIA6以下的大很多，这个时候你应该要选的layer就是M7.具体的你看你的该怎么选择才能打得上.

到目前为只,我也只看到ARM 40的stdcell library会出现这样的情况.

我猜他说的是,虽然VDD和VDD是back to back的,但是由于std cell的VDD, VSS pin不是在std cell的边上,而是在中间,所以当preroute的时候,VDD和VDD之间,VSS和VSS之间会有一小段间隔,这样的power是可以出现的.

从LZ的描述看， back-to-back的place和via-to-via violation并不冲突， 如果via-to-via min spacing rule 和 stdcell height相当的话， 自然就有违反了，但是这是什么工艺啊， 会这样啊?

如果要把row 和row的距離拉開,我想只能用修改standard cell lib 的unit tile cell 的高度來解決這固問題.

谢谢分享

不会是你说的那种lib我觉得，如果是那种有一个P/G在中间，反而不会出这问题了。我猜小编意思就是普通的double back，但是上下两行std的高度和row间距不一致。不知道小编还会不会再出现解释下，呵呵

感觉7楼说的有道理。还有Layout中连接VDD VSS的Con到PRboundary 的Space 要大于等于1/2 Pitch

Please check your technology file, and add below info, then try again.
PRRule{
rowSpacingTopTop= 0.6
rowSpacingTopBot= 2.5
rowSpacingBotBot= 0.6
abuttableTopTop= 0
abuttableTopBot= 0
abuttableBotBot= 0
}

能否帮忙解释下这些个参数的具体意思呢?多谢了！

STD为啥会有这种问题呢，你的library有问题吧，是自己做的standard cell 么?自己设计的话，可以把con往cell的中间拉一下

我觉得11楼正解。小编用的莫非是chartered(现为GLOBALFOUNDRY)65nm工艺的库?我之前一个项目遇到过11楼描述的问题。

thanks for your sharing！