微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 微电子和IC设计 > IC后端设计交流 > 时钟树生长不完整

时钟树生长不完整

时间:10-02 整理:3721RD 点击:
各位高手,最近遇到一个问题,请帮忙分析一下:
设计中有个时钟是由8个时钟经过选择后选出两个再经过组合逻辑后产生的,但综合时钟树后发现其他时钟都加了buffer,该时钟却一个都没加。可是该时钟后面挂了几百个寄存器啊!并且fanout已设为40。
请高手支招。谢谢!

原因太多了,能否告知您的cts spec如何定义的?

必须看spec!

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top