PAD疑惑

我的设计由于是模数混合IC，数字部分是由APR产生版图，在数字版图里只对PIN进行了摆放（数字版图有的pin是直接作为芯片的输入输出端口，有的是与模拟模块连接），PAD和IO cell都是在virtuoso里由画版图人员完成的,因此在APR时没有用到IO.lef io.lib等库。 有人说“如果design 中有IO 并且是有timing 关系，如data input output PAd ，就需要有LEF and timing lib ”我不太理解，芯片肯定是有输入输出PAD的，不知道如何去判断design中是否有timing关系。如果没有用到IO.lef io.lib库，是不是用set_input_delay和set_output_delay来代替了IO cell的timing了呢?对于模数混合芯片，数字模块的PIN有的是直接作为芯片的输入输出端口的，有的pin是与模拟部分连接的，那么如果在数字APR时，怎么去用IO.LEF和io.lib库呢?还有PAD是不是只能用手工去画?SOC Encounter应该不能自动产生PAD吧。

在apr工具中定义ioc文件，IO.lef文件可以用virturso去抽取，也可以自己根据版图简单的编写，io.lib文件可以用hspice工具去做后仿得相应的时序lib文件如slew delay cap power 等。如果是手工去画，可以评估时序悲观些，画版图尽量减少耦合电容。

很好，善于思考啊！8错