综合过程中遇到的一点问题

最近在综合的过程中遇到一点问题，在此向大家请教一下。现在需要综合一个顶层文件，带有PAD。有一种供电IO pad ，比如
module PLVDDH (VDDH, VSSH, VDD, GND, E3V);
inout VDDH;
inout VSSH;
inout VDD;
inout GND;
inout E3V;
supply1 VDDH;
supply0 VSSH;
supply1 VDD;
supply0 GND;
endmodule
module PLVSSC (GND, VDDH, VSSH, VDD, E3V);
inout GND;
inout VDDH;
inout VSSH;
inout VDD;
inout E3V;
supply0 GND;
supply1 VDDH;
supply0 VSSH;
supply1 VDD;
endmodule

综合的时候需不需要将这种供电IO pad（也就是VDD GND）加到顶层中去，如果需要的话那信号应该怎么连接呢。我目前是这样连接的
PLVDDC VDD18(
.VDD
(pin08),
.VSSH
(pin21),
.GND(pin35),
.VDDH
(pin50),
.E3V
(E3V)
);
PLVSSC GND18(
.GND
(pin35),
.VDDH
(pin50),
.VSSH
(pin21),
.VDD
(pin08),
.E3V
(E3V)
我的pin08是打算接1.8v电压的，pin50接3.3V的电压，pin35 pin21是接地的，不知道这样连接对不对。
还有一个问题，因为这个工程包含了模拟IP，所以顶层有些模拟IO pad以及模拟供电IO pad， 比如
module PLBIARC (AGNDC, AI, AVDDC, P, E3V);
inout AGNDC;
inout AI;
inout AVDDC;
inout P;
inout E3V;
supply0 AGNDC;
supply1 AVDDC;
endmodule
module PLAVDDLI (AGNDF, AGNDH, AVDDF, AVDDH, AVDDLI, E3V);
inout AGNDF;
inout AGNDH;
inout AVDDF;
inout AVDDH;
inout AVDDLI;
inout E3V;
supply0 AGNDF;
supply0 AGNDH;
supply1 AVDDF;
supply1 AVDDH;
supply1 AVDDLI;
endmodule
这种情况该怎么连接信号呢?是不是还是和连接数字供电IO pad的方式一样，将AVDD AGND和对应的pin脚连接起来。
最后一个问题，我们一般的数字子模块是没有VDD GND这些ports的，但是模拟模块有。现在有个模拟IP的仿真模型，需要将它嵌入到数字模块中，
module OSC_TOP (
VREF,
//
IREF,
//
IREF_OSC,
//
DGND,//1.8V digital power
DVDD,//digital ground
AGND33,//3.3V analog power
AVDD33,//analog ground
TRIM,//OSC_TOP trimming bit
PD,//power-down control
OSCOUT//OSC_TOP clock output
);
这时既有模拟的供电 又有数字的供电，他的端口应该怎么连接，这个模块它是嵌入到一个子模块中，子模块是个数字模块，它定义的端口没有 VDD AVDD GND AGND。

所有的电源地，都不要连接，让PR去连接，最方便的

哦 ，那我还需要在顶层加VDD这个pad吗?

这个问题还没有解决啊，自己顶一下

不要！

恩，这个问题已经解决，在顶层不用管电源，有需要连接电源地的port，让他悬空，然后再布局布线中加入电源pad，然后连接它们。

http://bbs.eetop.cn/thread-319075-1-1.html