后端面试--每日一题（085）

Why use latch in ICG? if swapping to flop, what is difference between them?
为什么clock gating cell里面用的是latch，如果换成flop的话，有什么不同
难度：2

用clk通过非门给latch的cp端，当clk为低电平时得到enable信号，并保持在latch的Q端，
当clk为高电平时，enable信号 与 clk同时进入2输入与门，
可以去除竞争冒险现象，，从而进行稳定门控输出。

不知描述是否合理，还请指正~

用下降沿触发的flop，同样可以去除竞争冒险

用latch可以borrow timing，即便enable信号不满足setup,也可以成功采到实现gating功能。
如果用Flop，一旦因为干扰或者时序本身的问题，很可能导致第一拍采不到数，会使得gating的时序落后一拍，如果时序要求严格，会产生问题。

功能不一样吧?
flop不存在“透明”这种状态。在enable时，我没想出来怎么能在Q端产生时钟信号。

4楼说的是主要原因

clock gating latch是工艺厂提供的，对clock的duty，glitch有抑制的好处。