微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 微电子和IC设计 > IC后端设计交流 > 数字网表最后一级驱动和dc综合网表不一致

数字网表最后一级驱动和dc综合网表不一致

时间:10-02 整理:3721RD 点击:
我用encounter做完数字版图后,最后一级pin脚的buffer从
综合网表的20倍变为了40倍。encounter用的sdc文件就是dc时的
文件,时序约束和负载设置应该是没变的。
我想不通为什么会这样,请高手指教!

encounter 根据它计算的结果,把网表优化了

对负载设置dc和encounter约束都一样的。不知道这么大的差别是怎么产生的,
请问有什么方法可以查看两种工具的计算?
最后一级buffer是40,感觉太浪费面积了。

report_calculation

dc没有实际的绕线,没有RC参数,很可能最后绕线厚负载更大,于是自动优化了。

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top