微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 微电子和IC设计 > IC后端设计交流 > icc 中balance clock的问题

icc 中balance clock的问题

时间:10-02 整理:3721RD 点击:
在icc中balance2个clock命令如下:set_inter_clock_delay_options -balance_group {CLKA CLKB}
balance_inter_clock_delay
但是跑完结果是2个clock基本没有balance,不知道为什么会产生这种情况?设置都是对的,是不是因为区域面积不够?还是别的原因,请各位大神赐教!有什么可能性导致的 ,现在没有头绪啊。

用 clock_opt -only_cts -inter_clock_balance 看看结果

有别的可能性吗?因为clock比较多,用compile_clock_tree做的tree

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top