微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 微电子和IC设计 > IC后端设计交流 > 后仿时间违例?

后仿时间违例?

时间:10-02 整理:3721RD 点击:
请问有人见过下面这种Warning和Error吗? 如何解决? 谢谢
仿真结果也出错了, 很多红X, 仿真用的是Questasim, synthesis的工具是Synopsis的
首先是遇到下面这样的warning很多,我看过sdf里面确实有很多负的时间存在,不知道是不是这里引起的问题
# ** Warning: (vsim-3448) primetime/xx.sdf(977837): Setting negative specify check constraint (-343 ps) to zero.
我用的执行命令是vsim -novopt sdfmin /xx=primetime/xx.sdf +sdf_verbose +no_neg_timing_check work.xx_tb -l .vsim_log.txt
不知道有没有用错?
然后仿真波形出现的红叉都是发生类似下面的Error,
# ** Error: ../libraries/cp65npkhdst/cp65npkhdst.v(25672): $hold( posedge CK &&& RD:42268130 ps, negedge D &&& RD:42268428 ps, 366 ps );
#Time: 42268428 psIteration: 3Instance: /xx_tb/xx/count_reg_0_
大家有什么想法呢? 时间比较急,都接近尾声了,不想之前的工作白费啊....希望大家帮帮忙

hold time you wenti,jianchayixia xinpian PAD shang youmeiyou jinlai yibuxinhao,you de hua jiuba yibuxinhaode .sdf fanbiao yanshi qudiao huozhe jiadadian ,yinweiyibuxinhao shibuquedingde

hold违反了,因为你VCS没打开允许负值的选项,所以VCS把SDF里面的负值转成0,变得更加悲观了
VCS 命令后面加 +neg_tchk (我记得是这个,具体help一下)试试

我也怀疑是delay自动设成0的问题,但是我试过很多命令都关闭不了这个设置,不知道为什么
我用的是Questasim, 命令试过+no_neg_timing_check, +no_neg_tchk, +neg_tchk... 都没效果...
查过help, 只有+no_neg_tchkSet negative timing check limits to zero

不是很懂.... 仿真时应该没有异步信号

额。不好意思,没看清楚,我以为你用的是VCS。
我用VCS的话,命令后面加 +neg_tchk 才能允许SDF负值,否则就会有 将负值转成0的warning

那如果是modelsim呢?怎么加负的延迟选项?
谢谢!

那如果是modelsim呢?怎么加负的延迟选项?
谢谢!

查manual

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top