新手关于dc的疑问。求大神解答

刚接触dc，还正在学习阶段，现在主要是看书以及跟着synopsys给的lab学着做~
然后有几点疑惑，求大神解答~
1.我以为dc里面很重要的一点事slack，那么如果我的slack最后得不到好的结果，那么我应该再从哪些方面着手优化呢?虽然我知道好像重新修改rtl级设计可以解决此问题，但我觉得这不是好办法，所以求解答，我该再从哪些方面着手。
2.另外在做约束时，conditions还有wire_load 都应该怎么选择啊?因为我看实验室里面那些库，都有好多种，可最后约束的时候只用到其中几个而已，那么选择合适的库的标准是什么?
3.想问下在约束里面 skew 这类的设置说是按经验来设置的，可经验这东西也是有个依据来的啊，不是凭空想出来的，这些依据又是什么?该如何设置合适的?


新手，有很多不懂，求大家指导下，谢谢~

求大神回复~

1 很多瓶颈在逻辑运算复杂频率高的部分，跟工艺和要求有关，可以多周期采样，跨钟同步逻辑也要提前约束
2 margin留大些，wireload很少用了，估算差距大，以后端反馈为主

至于skew，看ff的数量了，也都是后面后端来定的