encouter 里trace 穿过某个cell的clock path

请教各位大虾：1） 从transition的report里看出有个register的Q端被encounter奇怪的标记为clock net.
查了SDC，也没有将这个register定义为分频时钟。
难道是工具会自动分析电路结构?即使SDC里没有定义分频，如果符合分频电路结构，它也当成是分频时钟源?
2） encounter有没有命令能报出经过某个pin的所有clock path?
谢谢各位了

1）不会
2）试试all_fanin/out

谢谢小编的解答，第一个问题应该找到原因了
是因为这个register的逻辑位置在create_clock和generated_clock之间，工具就把这个register的Q端当做是clock net。不知道这样分析对否?

有个问题还想请教下，EDI做CTS时会去fix DRV吗?如果是在excluded path存在DRV的violation, EDI做CTS时要去fix这些DRV吗?需要有什么设置吗? 小弟用的是clock design这个命令。
感谢感谢

高手们，给点意见吧

不记得CTS时会去fix那些excluded path 的 DRV，好像要自己能一下