微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 微电子和IC设计 > IC后端设计交流 > place后的drv问题(已解决)

place后的drv问题(已解决)

时间:10-02 整理:3721RD 点击:

用encounterplace standard cell后,进行时序优化,然后报出有max cap和max tran的violation
但是我用timing debugGUI界面查看drv violation想找到具体的net手动插buffer解决violation
却发现timing debug显示的没有drv violation
请问这是怎么回事呢?我还可以怎么查看具体哪个net有violation呢?是不是我查看的方式不对?

从timeDesign后的transition violation report里面找

哦忘记还生成文件了呢谢谢小编提醒啊

再问一下小编,我设置了四个analysis view,都是active
那么encounter进行时序优化的时候是这四个view情况下都检查,然后有时序违例都报出来吗?

用哪个view是你决定的

可以同时用多个吗?encounter是多个一起就给检查了吗?

可以多个View一起检查

我有功能模式下的setup和hold,测试模式下的setup和hold四个view,同时都把他们设为active,
那么timing analysis的时候如果选setup,就会把功能模式和测试模式两种模式下的setup 都分析,violations一起报出来,是这个意思吗?
不好意思我再麻烦您给我确认一下,我自己一个人学,好多心里都没底

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top