微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 微电子和IC设计 > IC后端设计交流 > 新人请大虾们帮助,如何计算布线的余裕

新人请大虾们帮助,如何计算布线的余裕

时间:10-02 整理:3721RD 点击:
小弟现在用ICC做一个block的layout,发生了很严重的routing overflow(congestion map 40%左右的地方是红色的)。单纯的把block的高度扩大一倍之后,依然有很严重的routing overflow(20%左右的地方是红色的)。在这之后,根据module之间的连线关系做了Partition,调整了FP,并且做了port位置的优化,最后终于做到了overflow是0%。问题是老板要求把面积尽可能做小,最好是原来的高度……昨天单纯的把高度设定成原来的高度,结果一跑发现还是很多overflow。
个人觉得压缩到原来的尺寸是不可能的了,但是觉得还是应该可以一定程度的压缩的。想请教大虾们,在进行size shrink的时候,该如何设置一个比较合理的数值呢?因为跑一次的时间比较久,不想盲目的设定一个高度扔上去跑。
老板给了一个思路是在2倍高度的结果上计算还有多少布线的余裕,根据这个余裕进行shrink。可是这个当前版图的布线的余裕该如何计算呢?

H和V方向都是几层metal绕线呀?

7层

V:7层
H:7层
还是加起来7层?

不好意思,没回答清楚。
是一共加起来7层
不过可用在这个block的布线资源只有M2,4,6(H方向)以及M3,5,7(V方向)
现在是V方向的congestion更严重些
这个模块的尺寸是9000x1400um,现在想做到9000x700um。

这么大的面积啊。可以看下布线的资源使用情况,大概调整下。做两三个case ,顶多一天的功夫就跑出结果了

这个模块里面主要是通往其它TOP模块的三条BUS,很耗时间,做一个placement要20个小时,然后GR要10个小时这样。
请问都应该做什么样的调整呢?

高度分别设为1000 900 700 让ICC同时跑啊,当然服务器要配置高,用64位的,应该很快的。
这个面积虽大,但是place也不会有20个小时吧。
ICC的速度是很快的

小编,这个问题我也一直迷糊着,我现在这个项目nanoroute以后overflow都已经到H:50%~60%V:>30%的样子,但是一直到后面都可以布通的,以前有看到资料说不要超过20%,我现在的项目大多是3层金属,不知道这样有什么样的影响呢

看EETOP長知識

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top