微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 微电子和IC设计 > IC后端设计交流 > 关于encounter中streamout.map 求助

关于encounter中streamout.map 求助

时间:10-02 整理:3721RD 点击:

在encounter中用到了streamout.map,让encounter里面自动生成了个map,但里面有几行不怎么明白,求解
(1)我采用的是1P6M的设计,但是导出的时候没有Metal6,但有TM2,是不是最高层就认为是TM2(如果是1P7M,才会有Metal6),同理也没有Via5,只有TV2,这样我stream out.map是把TM2对应到Metal6的层次呢还是对应到tf中TM2的层次?
(2)生成的streamout中有一栏是Metal5 LEFOBS 90这个是不是因为我在版图上设置了route blockage的缘故,但之前做HHNEC的时候没遇到过这种情况。
(3)RDV RDL是什么意思?tf中有RDL但没有RDV。
(4) COMP DIEAREA也没有,但版搜好像说是指定到BORDER就可以?
(5) 是不是DRC和LVS过了就OK了?tream out错的话应该是lvs过不了,还是会少些与lvs无关的层导致lvs能过但流片会挂呢?

同样困惑

ENENENENENEN

求帮组求帮组。

1>看你的techlef的定义
2>是routing blockage的问题,OBS就是禁止区域
3>确认对应的gds number
4>COMP DIEAREA是器件和整体的boundry线,可以自己删减后,导出数据确认
5>DRC/LVS必须要过的。片子挂不挂,不一定是流片出的问题。设计本身也要考虑。个人感觉DRC/LVS的rule还是可信的。

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top