综合中逻辑链过长解决办法有哪些呢？

set_muticycle_path
可行吗?

别指望P&R之后的结果会比综合的好，除非你在DC时，设了特别苛刻的timing constraint

综合的时候看加点约束能起点作用不，flatten，ungroup，boundary optimization这些
不行可能得返前端吧

链路长只要不影响时序，就问题不大
加法器、乘法器、某些编解码都可能造成逻辑链路很长，主要看影响时序不、满足要求不，否则就要流水线切割处理了
不要期望后端能给于多大的帮助，设计问题就要前端解决