微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 微电子和IC设计 > IC后端设计交流 > verifyGeometry时出现大量short

verifyGeometry时出现大量short

时间:10-02 整理:3721RD 点击:
在route完成后,用verifyGeometry时,发现有大量的shorts,我看了一下在prects阶段就有,这是由于面积太小的原因吗?但是TU=70%,这是怎么引起的呢?应该如何解决啊?

你可以看看具体出现在什么地方,是不是在memorty的周边地区,或是channel里面。或者看一下是不是真滴short了,仅需检查几个看看就知道了,我想大概是Floorplan没做好吧。具体我就不清楚了,仅供参考。

应该是局部布线资源比较紧张,prects优化后应该看一下congestion,short的地方估计congestion比较大。

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top