寄存器的setup和hold在lib文件中由什么确定

如题，各位大神，谁能解答一下，寄存器的setup和hold在lib文件中由什么确定?还有clk-Q的时间，由什么确定?clk-Q的时间与输入transition有关系吗?setup的时间与输出负载有没有关系啊?
lib文件看不是很明白，constraint_pin不知道是什么东西，还有constraint_transition是指什么啊?

这玩意真不是bbs上一两句可以讲清楚的，得专门看synopsys的讲lib文件的文档，讲timing arc的文档。
你说的几个问题大概回答一下：setup和hold首先得看lib中用的什么时序模型，不同模型有不同的表示方法，不同模型对timing arc建模的方法不同，所以很难一概而论。
不过一个简单的办法就是看看一些正在使用的简单电路的lib文件，基本能猜个八九不离十。