微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 微电子和IC设计 > IC后端设计交流 > encounter中指定clock

encounter中指定clock

时间:10-02 整理:3721RD 点击:

在rtl中需要一个占空比非50的clock 于是将写了一个调节占空比的module 但是在这个module中用了一个dff

时序检查到这个dff就完了但是dff后的信号实际也是一个时钟信号
怎么在encounter中指定dff出来的信号为时钟信号呢?

谢谢!
是set_false_path吗?

create_generated_clock啊,在Q端,然后-source前面的master clock,
分频时钟了,

谢谢了
那另外还有问题
generated_clock还需要再另外加约束吗?

set_clock_uncertainty 可选

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top