微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 微电子和IC设计 > IC后端设计交流 > encounter和dc,输出verilog netlist如何设置大小写不敏感?

encounter和dc,输出verilog netlist如何设置大小写不敏感?

时间:10-02 整理:3721RD 点击:
请问一下,encounter和dc,输出verilog netlist如何设置大小写 不敏感?
这两个软件,默认对verilog netlist是区分大小写的,即会有n1和N1,n2和N2 这样的连线,
我希望在输入的时候,大小写保持敏感,而在输出netlist的时候,可以让它们只有大写或者只有小写的名字,不要有n1和N1这样的名字存在,怎么设置?

DC:
可以用下面的命令
define_name_rules -case_insensitive ...
change_names
Encounter:
不大好办
但是如果输入的netlist已经是大小写不敏感的,一般它不会做个只是大小写不同的同名net/instance出来

楼上正解

学习了!

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top