微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 微电子和IC设计 > IC后端设计交流 > 如果让一条path的start point从我想要的clock edge开始算

如果让一条path的start point从我想要的clock edge开始算

时间:10-02 整理:3721RD 点击:
一条path如下。
Startpoint: XX/ch0_rxd[7]
(internal path startpoint)
Endpoint: l0_prbs/run_prbs_rx/int_cmp_err_cnt_r_reg_2
(falling edge-triggered flip-flop clocked by l0_prbs_rx_clk)
Path Group: l0_prbs_rx_clk
Path Type: max
PointIncrPath
--------------------------------------------------------------------------
clock (input port clock) (rise edge)0.000.00
input external delay0.400.40 f

。。

data arrival time1.03
clock l0_prbs_rx_clk (fall edge)2.402.40
clock network delay (ideal)0.002.40

我只在这个input上设置了input delay.请问该如何设置,这个start point会认为是fall edge的

试试set_input_delay -clock_fall XXX [get_ports XXXXXXXX]

要用clock_fall必须要specify这个input是跟哪个clock的..
但我现在没有在source create clock.这个input可以跟好几种clock..

这个
Startpoint: XX/ch0_rxd[7]
(internal path startpoint)
是内部node啊, 和input delay啥关系,
是IP的pin是吧,

恩。这个是IP的output, input delay的意思是从IP里面到这个IP的output的时间。

那就创建几个 和core对应的clock,然后-clock_fall把, 是想避免半周期是吧,

恩。是的。是想避免半周期。但我发现我设了好多个input_delay以后发现只有最后一组DC take下去了。如下图所示。
然后我设了如下constraint
set_input_delay -clock clk1 -clock_fall -max 0.4 -from [get_pins [list IP/ch*_rxd*]]
set_input_delay -clock clk2 -clock_fall -max 0.4 -from [get_pins [list IP/ch*_rxd*]]
set_input_delay -clock clk3 -clock_fall -max 0.4 -from [get_pins [list IP/ch*_rxd*]]
但好像前两组约束,dc没有没有用。虽然log file里,显示前两条命令也是1


请加-add_delay选项

非常感谢。

没错,
create_clock 多加clock用 -add
set_Input/output_delay 多加delay用 -add_delay

多谢各位解答..问题已经解决了.谢谢

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top