微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 微电子和IC设计 > IC后端设计交流 > 若若的请教icfb大牛两个个比较弱智的问题

若若的请教icfb大牛两个个比较弱智的问题

时间:10-02 整理:3721RD 点击:

pad和bounding有什么不同啊,具体的应用呢?
就是不明白为在pad上价格bounding啊?
为啥pad_limited 的设计建议用flip_chip 的封装?而不建议用wire_bound 的封装呢?

bounding 是了解芯片和封装的,pad就是芯片上那个连接点
pad limit design 是说芯片的4个边长总和太短,不够放那么多pad,改用flip chip后,pad可以放在芯片里面,自然可以放得比较多一些

这个是bond的意思吧,
pad是io layout上的pad,就是io lib里面的bond pad , 一般是某一层,
比如TSMC的 CB (74) ,smic的PA(80) ,即passivation,钝化层,
一般是top metal连上去开个口,
然后封装的时候是用Au(1mil左右 =25um) bond到这个pad上,bond是键合的意思,
因此这个金线叫做bondwire, 现在也可以用Cu(copper)来做了,bondwire的另一头
就是芯片外面的pin(引脚),也就是封装后的结果,
但是注意不是所有的io pad都需要bond到外面的pin(引脚)上,比如CP pad,test pad等,
因为layout上有很多dummypad很正常,
至于pad limited ,也没说一定用flipchip啊, wirebond同样可以pad limited,比如用
stagger IO pad, wirebond 同样可以做BGA等复杂的封装,
不到万不得已,比如成本不care,或者要求速度高,IR-Drop小,是不用flipchip 封装的,
这个要画RDL ,比较复杂

那小编大人可以具体的解释下wire_bound封装和flip_chip的区别

这个看图最清楚, 解释比较累
wirebond是传统的package方式,就是die打bondwire 到pin上 , pin和die本身是背面的,
flipchip 的bond 直接tie到pin上, pin和die是反的,说不清啊

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top