微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 微电子和IC设计 > IC后端设计交流 > encounter 关于clock tree的构建

encounter 关于clock tree的构建

时间:10-02 整理:3721RD 点击:
请教各位大侠:
现在有个时钟source 端定义为osc_clk经过一个2分频定义 osc_div2 (这个在sdc里面是生成时钟)
现在要做osc_clk tree,是想请问直接将osc_clk 作为一个clock root 做一个tree。
还是在osc_div2这里也建立一个clock root 做两个时钟。
如果timing 满足的话,哪种比较好?或者是第二个不好,为什么?

都可以吧,简单的话把generate clock 点作为through pin吧, clock tree spec里面就一个master clock做tree就行了,他会穿过generate clock点继续做tree,

做2个clock tree,就是注意balance latency就行了

多谢小编!
试过两种情况,如果设一个clock 的话,报出的skew比较大;如果分开两个clock ,这样分别的skew就比较小。不知道这种情况是否正常?

应该是同样的结果吧, 还是要细看下,

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top