后端面试--每日一题（010）

assume in pre-CTS SDC, clock uncertainty for setup contains pll jitter + clock tree skew. How do you set clock uncertainty for hold, and how to modify it to post-CTS sdc?
假设在pre-CTS的时序约束中，setup的clock uncertainty是由PLL jitter和clock tree skew两部分组成，那么
1）pre-CTS的时序约束中，hold的clock uncertainty是什么?
2）post-CTS的时序约束中，setup和hold的clock uncertainty要做什么样的修改?
难度：2

1) hold uncertainly = pll jitter + clock tree skew +lib_hold
2) post-CTS 后，hold uncertainly = pll jitter +lib_hold
setup 好像也是如此

post-CTShold uncertainly = skew

1) hold uncertainly =clock tree skew 因为hold time 分析是针对相同时刻的时钟跳变沿，所以pll jitter对lanch 和capture 的clock是一样的 ，不需要+pll jitter
2) post-CTS 后，对于hold time分析，因为时钟树传播延迟确定了，所以lanch 和capture 的clock之间不存在uncertainly了吧

学习了！

你的回答倒提醒了我，不仅jitter不能忽略，而且check的时候得算上2倍，因为虽然来自同一个时钟源，但是最坏情况是clk1先达到一个jitter值，clk2后到达一个jitter值，这样就是2倍jitter值了，也就是要求时间得加上2倍的jitter来算slack，不知道回答的对不对

所有回答正确，请问对于post-CTS 后，对于setup time分析，uncertainly怎么修改?

呵呵，学习一下

学习了

set_uncertainty=jitter ?

post cts 没有uncertainty了，clk skew 应该就是之前的uncertainty了顶多加个ocv参数，个人认为

不错不错

post ctsuncertainly=jitter把原先的uncertainly减去clk skew 在进行STA

2) post-CTS 后，对于setup time分析，uncertainty=jitter

学习了，这个对我很有用

4#加14#的回贴，就是标准答案

学习了。

clock jitter+Margin

如果postCTS后没有uncertainty了.那为什么我们设的uncertainty值在优化时还是有效呢?