微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 微电子和IC设计 > IC后端设计交流 > ELC是否支持VerilogA ?

ELC是否支持VerilogA ?

时间:10-02 整理:3721RD 点击:
ELC10.1 支持VerilogA 写的器件模型吗?
ahdl_include "res_va.va"能编译吗?

elc是啥

能~



终于知道了,
elc = encounter library characterizer ,
做std cell gate 模型用的 , 和spice有点关系

为啥以前没这个工具

以前也有,不过我是今年才听说的。

我的这个VerilogA模型好像没有被识别。
不过我将电阻换成了常数电阻,也可以进行下去。
可是还是无法识别出PAD cell function ,不能生成激励。
我们的IO很复杂,里面可传输数字信号,也可传输模拟信号,双向。
输出方式:三态,开漏,
输出驱动能力有四重,
还可自动输出电平校正。
所有的IO都用这一个cell。叫GPIO
折腾两三天了,还没有进行下去。

输入可选CMOS buffer ,也可选择斯密特触发器buffer
一个IO上弄了17个pin。
第一次搞这个东西,真是烦啊。
现在项目紧的很,下个月底流片,现在综合还没有做。
IO lib模型也还没有搞出来。

你怎么知道你的verilog A模型没有被识别的?
发点report出来吧?

VerilogA定义的模型module RES_VC,是一个电阻rppoly调用的suckt,
ELC显示找不到RES_VC。

这个属于比较复杂的 GPIO ,
做 .lib 不需要ELC啊,不是hspice仿真 ,加一些脚本么
你现在要搞什么模型

用Hspice仿真的话,仿真的结果还需要用脚本处理,现在我们没有这样的脚本,写起来怕是也有点麻烦。
Hspice我也没有用过啊

这倒也是,记得以前library组都是有这种脚本的,应该是perl scripts
hspice一仿真完,数据就可以抽取出来,填入那个.lib 文件就完了

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top