哪位有计算综合之后门数的脚本

这个一般都是用总的cell的面积估算的吧 不同工艺不同吧

我知道楼上的方法。
有些工艺不适合而已，所以想求个脚本。
哪位大虾有啊，帮忙一下，我知道这种脚本应该不大，可以粘贴出来的，给大家共享一下嘛。
呵呵

同样想知道！

一般是你DC综合完后的总的CELL AREA除以你所用的工艺库里一个2输入与非门的area, 就是你的gate count

我说过了,这种方法并不适合所有工艺,
看来这里会写脚本的高手不多啊

如果在DC里check:
可加指令：
set cell_num [sizeof_collection [get_cells -hier *]]
echo "$cell_num"
然后你看输出就知道了。

但是布局布线后数量会有变化啊，以前写过这个脚本，可惜公司的电脑不能上网，不能用USB口。
思路就是把cdl读进去后把用到的cell的个数及其nmos,pmos的个数统计出来。
记得：以X开头的就是cell或层次化的instance name,以T（或B，记不清了）开头的是晶体管的instance

report_xxx

期待解决这个问题！

！

同问！

关注一下这个问题

就是report_area 除以一个标准nand2 的面积啊
我看到前端的人都这么干的
后端的人一般看instance， 门不太准，如果硬要的话，就是instance X 4倍

学习学习！