ICC floor plan 的 row 占有率问题

在用ICC进行initialize floorplan的时候，不知道为什么row/core的比率最高只能设置为0.98，（已采用double back的方式），VDD的两行间总有一个缝隙，是我的std库有问题吗?求高手解答。

自己想出来了。把m1的pitch设置为unittile height的1/n就可以了。

呵呵 这个问题我们也遇到过， 是lib 生成的问题， 就是pitch没设置好

没碰见过， 难道是lib的问题

这个问题我碰到过，最后报DRC错误的时候才发现，不过没有LZ那么聪明找到这些错误的地方。我当时就是重新把库解压出来做了一遍就好了。原来还跟pitch有关啊，受教了

偶然发现的，unit tile 一定要是M1pitch的整数倍，否则ICC就会通过增加row间间隙的方式满足这个条件。M1的pitch只要大于1/2 M1 min width + M1 spacing + 1/2 via cut size + M1 cut ENC 就可以了（确保可以打的下孔），哈哈。

我记得 unitTile（或者说core site） 一般就是metal 2 pitch吧，
比如SMIC18 ， metal 2 pitch 是 0.28 * 2= 0.56 ，unitTile就是 0.56 * 5.04 ( 9 track),
因此标准单元宽度必须是 meta 2 pitch的整数倍，而且出pin位置一般位于metal 2track上，
metal 1出来肯定没问题的，
当然有的特殊库也不一定是这样玩得，比如7track，8track lib ，不是完全遵守这个值，

我们的库都是自己搞的，什么都不标准。看来还是用foundry的库省心阿。