微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 微电子和IC设计 > IC后端设计交流 > pt中 source latency

pt中 source latency

时间:10-02 整理:3721RD 点击:

pt中设置set_clock_latency -source 1 clk
默认launche path和capture都会有source latency的值
有什么命令可以让launche path有source latency,而capture path没有source latency

sage: set_clock_latency# set clock_latency
[-rise](specify clock rise latency)
[-fall](specify clock fall latency)
[-min](specify clock rise and fall min condition latency)
[-max](specify clock rise and fall max condition latency)
[-source](specify clock rise and fall source latency)
[-early](specify early clock source latency)
[-late](specify late clock source latency)
[-clock clock_list](specify list of reference clocks)
delay(clock latency)
object_list(list of clocks, pins or ports)

估计 -late , -early 可以具体控制吧

你设了-early -late, tool 会自动选择最悲观的组合,所以 -early 0 -late 1 就可以了

thanks for your answer. I will try it again.

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top