微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 微电子和IC设计 > IC后端设计交流 > place之后check timing

place之后check timing

时间:10-02 整理:3721RD 点击:
place一般load function sdc做的。
做完以后check timing。function的 timing path 没什么问题,scan的timing path有很多violation.
此处可以先忽略么,还是要load scan sdc 再做place_opt?

最好在cts之前把timing清理干净吧,否则cts后面更差,
可以load scan sdc,再做place_opt
好的方法是用mcmm的方法, 创建2个scenario,
1个给func,1个给scan
这样place_opt的时候可以多个scenario同时优化,比较方便,

感谢热心回复,我试试MCMM做place。

scan mode的timing一般是hold居多,如果是setup的timing要检查一下该路径是否真实存在。
另外MCMM,如果项目很大的话还是建议在CTS后做,因为所有Mode都做一遍的话时间比较长。

个人愚见: CTS前的hold违反都可以忽略, CTS后fix。 当然, place建议使用cts_early, 预先考虑reg的摆放, 有利于CTS

如果setup的时序没问题的话,hold的违例可以不管的,在cts阶段可以进行修正,我做工程时一直这样的。

2#正解!

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top