微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 微电子和IC设计 > IC后端设计交流 > CTS后clock skew和insertion还算不错,但final route后恶化很多。

CTS后clock skew和insertion还算不错,但final route后恶化很多。

时间:10-02 整理:3721RD 点击:
请问,这是什么原因造成得啊?我在final route前有约束所有reg不做move, 就担心会影响已经build好的clock route。
可结果是: 不但clock skew和insertion恶化了, critical path slack也恶化了很多, 双败!
没有头绪中。

可能是局部congestion太大

深有同感

CTS之后没有时序违例,但ROUTE之后有

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top