Verisilicon 2010 - implement 笔试题。求高手解答

Verisilicon 2010 - implement
part I
1. coding->synthesis->R->hysical Verification,各步的细节以及输入输出文件
2. 生成一个IP后，除了具体的layout外还有哪些文件，派什么用场
3.有哪些办法可以增加wafer上transistor的数量
part II
1.IC流程的各主要步骤
2.如何定义一个analog IP的各层连接
3.一个CMOS反相器用到了哪些layout patterns
4.spice网表如何描述一个PMOSFET
5.如何flatten一个hierachy的layout database。如对于LVS，这和hierachy comparation是不同的
part III
1.什么是wire track?作用
2.什么是SI effect?如何fix
3.什么是antenna effect?如何fix
4.设计power net时有哪些考虑
5.什么是cts?什么是skew?cts在PR中的作用
part IV
1.什么是boundry scan?作用
2.可以用一个synthesis工具搭建一个CPU么
3.正则表达式“a[0-9]”可以匹配”abc“么
4.unix/linux下如何计算一个txt文件的行数
5.如果一个CPU设计因为over-clocked产生timing violation，它是setup还是hold?
6.评价一个RTL是否利于synthesis/DFT的关键标准是什么

我倒，这题目也能带出来啊
用笔试确实很实际，但是也不会覆盖太多方面

去年年底，我去面试这家公司的时候居然想让我跟应届生一块笔试。
他真当自己是Intel了。
这家公司的Engineer的水平个人感觉一般，还会吹牛。

去年年底，我去面试这家公司的时候居然想让我跟应届生一块笔试。
他真当自己是Intel了。
这家公司的Engineer的水平个人感觉一般，还会吹牛。