微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 微电子和IC设计 > IC后端设计交流 > set_IO_latency是什么意思

set_IO_latency是什么意思

时间:10-02 整理:3721RD 点击:
近来发觉,timing-setup中的环境变量设定set_IO_latency,在各资料中的设置有些不同,
有人支持,也有反对的建议



Set IO Clock Latency
Timer will attempt to create 0 clock skew for the I/O ports by automatically choosing a clock arrival time at the port that is equal to the worst of the fanout of the port.
不是很明白!
有哪位大侠能给我指点迷津?

就是cts之后 把cts 的latency完全标在IO上,
取最大的latency值,和反标virtual clock latency一样,
就是不用人工来反标,比较方便,

这样做对嘛?

看来,我得悬赏了

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top