请问DC对*的综合出来乘法器是什么类型的？有必要再用verilog专门写一个乘法器吗？

时间：10-02 整理：3721RD 点击：

大家好：
请问DC对于“*”综合出来的乘法器是什么类型的?有必要再用verilog专门写一个乘法器吗?现在我的工作时钟为20m左右，数据位数为32位的，需要乘法器在一个时钟内完成计算。
这个综合出来的数据是多少位的呢，如果我是32×32，输出还要32位的，就是将低几位截掉，综合器可以实现吗?
如果输出的不是32位的话，我自己设计一个输出是32位的，就是乘法器里面的加法器就会简化，是不是会会省面积呢?

首先，没有必要专门写个32bit的乘法器，DC会依据constraint 的约束自动选择一个面积和速度满足要求的乘法器，如果周期是5ns的话，用DC中的乘法器是没有问题的，对于自己写个乘法器会不会省面积的问题，依据你的设计水平了，如果你没有深入研究一下的话，应该是没有DC中的乘法器优化！