微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 微电子和IC设计 > IC后端设计交流 > 想问下encounter中添加的verilog netlist文件~~

想问下encounter中添加的verilog netlist文件~~

时间:10-02 整理:3721RD 点击:
encounter一开始运行的时候就需要加入netlist文件(DC生成后),由于一开始没加pad进行综合,我就手动在生成的netlist修改,先建立了一个top文件,include了DC生成的netlist和pad.v文件(该文件描述pad的逻辑功能),然后再里面加一些pad。但是我发现用include“netlist.v”的时候encounter报错,我把这行注释掉后就正确了,很奇怪encounter是怎么找到top.v文件里面所调用其他文件中的模块的信息?

文件有例化就可以了

自己写的文件怎么例化呢?楼上的能说的详细点吗?

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top