微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 微电子和IC设计 > IC后端设计交流 > 后端面试--每日一题(008)

后端面试--每日一题(008)

时间:10-02 整理:3721RD 点击:

There are source clock clka (create_clock), and generated clock clkb by clka.
In pre-CTS netlist, there is network latency in clka, how this latency propagates to clkb?
In post-CTS netlist, What you need to do for this network latency?
假设有两个时钟,原始为clka,生成的时钟为clkb,
在没有时钟树的网表中,clka的network latency会自动传递到clkb上吗?clkb的latency如何描述?
在生成时钟树的网表中,如何处理network latency? clkb的latency又如何描述?
难度:3

clka network latency会传递到clkb 上,定义clkb的latency,并声明其为clka的子clock
如何处理,不明白所指,progated 阶段是实际的啊,工具算出多少就是多少啊。如楼下,切换到progated mode,network delay该多少就多少,只是把时钟定义清楚了就好可以吧

前一个是自己定义的,后一个是工具算出来的~在SDC文件中描述,前者直接说明uncertainty说明,后者通过set_propagated_clock命令。不知道对不对?

观望~

1#正确
1)latency会自动传到clkb上
2)去掉clock network latency,让工具自己算

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top