微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 微电子和IC设计 > IC后端设计交流 > 寄存器综合问题

寄存器综合问题

时间:10-02 整理:3721RD 点击:
为什么DC综合中会把有些寄存器综合成带有2个reset端 CDN和SDN 寄存器,然后SDN接常数1。PT中会报这个SDN pin with no clock。而不是直接只带一个reset端的寄存器(库中这些寄存器都可用)

按timing要求

2个reset端,如果一个接到常数1上,功能和只用有1个reset端的寄存器是一样的啊,为什么不直接综合成或者呢?

工具选取器件按时根据你的约束选择最能满足约束的器件。你的约束包括时序,面积,DRC等等

看看你对这个寄存器有关电路的约束吧

支持lz

可能是综合工具设置的问题吧,或者吧那些库单元禁用了就可以了吧!

应该是综合工具根据你的function自动选择合适的cell吧,如果觉得没有必要这么做,并且不会影响其他的function,直接dont use好了

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top