微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 微电子和IC设计 > IC后端设计交流 > astro问题,请教高手

astro问题,请教高手

时间:10-02 整理:3721RD 点击:
我用astro,在Design Setup > Netlist > Bind Netlist这一步时,提示说
Start to bind the net list...
Warning: No power/ground nets defined, please define.
Create the net (VSS)
Create the net (VDD)
后来在Pre Route > Connect Ports to P/G的时候提示说
Net VDD in reg has type Unknown; change to Power?
但是我在Netlist in> Verilog to CEL和Netlist IN > Expand这两步的Global Net Options都已经定义了啊,为什么会出现这个问题呢?
有没有可能是网表的问题,网表在加入IO的时候把VDD和VSS定义成了inout的类型了,这个有影响吗?
请高手解答下。谢谢了哈。

dbSetCellPortStyles。

没有关系的, 你就点OK就好了
定义PG ,主要是为了后面的aprPGConnect 这步成功就可以了, 说白了就是能做p/g net
你应该用 auVerilogToCell 这个flow吧, 你那个flow太老了

恩。问题解决了。我用的flow是错误的。用Netlist in> Verilog to CEL也就是auVerilogToCell,是不要再expend和bind了。

应该是没有定义P/G的问题,不过时间有点长了,我也不太记得了,太久没做Astro了!

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top