微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 微电子和IC设计 > IC后端设计交流 > encounter求助!

encounter求助!

时间:10-02 整理:3721RD 点击:
在做route后 在encounter 验证是通过的,连接关系和drc 都没有错误。但是stremin 到virtuoso之后用calibre 做lvs 验证,发现有部分cell的输入引脚没有连接。比如原本应该连接vss的都是悬空的,不知道是什么原因引起的。所以想请教大虾分析一下,看问题出在哪里?

电源和普通信号线的route不是一回事,电源是先连的

电源有先连接过,这些没有连接的是信号pin,就是spare cell的输入端,netlist中是连接到vss的都没有连接。
部分dff的RN端也没有连接。暂时还不知道哪个步骤出了问题

看你的描述的问题与我曾经遇到的问题有点相识,不妨看看 http://www.eetop.cn/blog/?wellstong的博文.

有可能是有些cell是处于unplace状态,导致没法连线.

在导入之后,要手动的在版图上面的电源环上面添加vdd、vss的pin,保存之后,在lvs的设置中,setup下需要填入VDD、vss的名称,这个也不能忽略。弄好这些之后,在转换source 的spice网表,在进行版图的lvs验证。
确保这些弄对之后,多试一两次就OK了。

多谢各位的解答!
问题就是在定义vdd连接时,忘了连接tie high的信号了。

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top