微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 微电子和IC设计 > IC后端设计交流 > 要求信号线等长怎么绕?

要求信号线等长怎么绕?

时间:10-02 整理:3721RD 点击:
RT
是一个DDR模块,里面有很多信号线需要绝对等长,延时差值在50ps以内。听说有的人是直接全手工画的,但是那样太麻烦,小弟还是想用encounter来做,不知道这种信号线怎么去平衡?求命令或者方法

用做clock tree的方式试试看?

设置虚拟时钟?可以说下具体做法吗?

没做过,只是一种猜测。
将这些信号当成一个个clock来做,设为clkgroup,将它们的skew设置为50以内,做CTS。tool就会插入buffer去balance它们的。

同意楼上

有好几组共100多条需要平衡,都设置成时钟好像还有点麻烦啊!
encounter里没有命令之类的或其他办法?

嗯,没尝试过,不知道了!

刚看书看到了
有专门的语法
可以去user guide manual 中找找specify rounting nets 那一章去看看

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top