微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 微电子和IC设计 > IC后端设计交流 > 11111111111111111111111111

11111111111111111111111111

时间:10-02 整理:3721RD 点击:

111111111111111111111111111111

一般应该是路径上的延时或者器件延时造成的,但只要你的有效数据满足setup/hold时间,对你的设计是不会有影响的。

111111111111111111111

11111111111111111111111111111111111

综合后仿真不要check timing,在仿真工具中设置一下就ok了

11111111111111

1111111111111111111111111111111111111111111111111111111

路过!

这个问题应该很难把。

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top