不可综合的问题

always @ (posedge clk or posedge A or posedge B)
begin
if (A | B)
R <= C;
....
end
这段代码不可综合。请问怎么改?
代码不是自己写的，所以不清楚为什么要这样写。

你用的什么工具来综合?貌似是可以综合的。
不过你可以考虑改成下面的代码。
wire AB;
assign AB = A | B;
always @ (posedge clk or posedge AB)
begin
if (A | B)
R <= C;
....
end

综合的话，代码要转成工艺库中的器件，而always @ (posedge clk or posedge A or posedge B)
有三个信号，如果综合为触发器的话，器件库只提供带异步复位的触发器模型，所以是不可综合的，，，，，
要了解所写的代码是什么电路结构就清楚了

是不能综合哦，D触发器不能实现同时对三个上升沿做检测，在ALWAYS进程之前加些组合逻辑。

depends on your tool.