请教capture new data的问题

我在做post-DFT DRC时，遇到报告关于capture new data的问题。其中一部分的电路是这样的：扫描链上的一个寄存器，是时钟下降沿敏感的，SI接上一个扫描寄存器的输出，D端接另一个寄存器的输出，属于功能电路，但是前一寄存器是时钟上升沿敏感的，所以会导致在capture 周期因scan_en为低而捕获到功能寄存器的数据而不是扫描链寄存器的数据。请问这个该怎么解决?

在clock gen里面把输出到这个register的clock做一个mux，scan mode下送正向的clock，func mode下送你原来反向的clock

还可以加一个Lockup latch

HAHHHA

这样做麻烦吗?是手工做吗?不会是每个这样的寄存器都要这样做吧，有几百个啊！具体怎么做呢?要用到哪些命令?

这个好像是mix_edge和mix_clock时才用的吧。欢迎交流。

是不是在RTL级做呢?那样可能会简单点。

这几百个反时钟的触发器应该这一个时钟域的吧，如果在一个时钟域，可是找到时钟源处，然后插CKMUX,否则，就要一个一个插了，可以写个脚本，也很快的

thanks