微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 微电子和IC设计 > IC后端设计交流 > 时钟树问题

时钟树问题

时间:10-02 整理:3721RD 点击:
库里提供的clock buffer是一进两出
input clk
output c=clk
output cn=~clk
但是encounter提示我多了一个引脚
0 clock root extract
改用一般的buffer和inv,一进一出,没有上面的warning,但还是0 clock root extract
是不是我的设计太简单了,一个稍微修改过的shift_register,encounter抽不出来?
刚摸数字后端,想跑跑流程,请大侠指教

不是很清楚你的问题,cts spec可以打出来看看么?难道你没有定义clk root ?

我还是第一次见到clock buffer 输出有c和cn的,这什么库阿。你叫tool怎么区分它是buffer呢还是invetor?

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top