请问一个set_dont_use的问题

时间：10-02 整理：3721RD 点击：

我想用AND OR等最简单的门来综合一个设计，用set_dont_use后都报错，说“basic cellis missing”
有没有哪位知道能帮个忙?
我的设计是一个组合电路，其中设计的时候也只有用到了与和或两个操作的。

你设计只用了与和或,综合当然也会综合出来与和或,不用做什么其他设置.
你设置了dont use ,那么AND和OR gate就不能用了,工具当然认为是missing了