微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 微电子和IC设计 > IC后端设计交流 > Multi-cycle 0 path

Multi-cycle 0 path

时间:10-02 整理:3721RD 点击:
我在DDR端口老见到有Multi-cycle 0 setup的path.DQ和DQS之间的容易理解.但比如说DQ从一个clock tree挪到另一个稍微晚点clock tree的,再挪到最后的launch flop,有什么意义勒?

不懂,支持一下

上一篇:EDA软件的一个问题
下一篇:如何上传?

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top