请教大家关于pll的一个问题

我现在的项目是多板卡采集类的。 背板提供时钟，给所有的板卡，再由pll得到采样的时钟。我现在需要经过两级pll才能的到采样时钟，请问这样的输出时钟 和一个pll得到的输出时钟，结果一样吗，能保证多板卡的采集一致性吗?

同一个板卡上的两个PLL级联?

你的意思是否是有两块板卡，一块是单PLL输出时钟，另一块是两个级联PLL输出时钟，然后是否可以保证两块板卡的时钟相位锁定?我觉得是可以的。

xilinx官方指出，设计中使用级联的MMCM/PLL的话，前后两个MMCM/PLL的输出的相位一定存在一个偏差。

更具体的说明建议看XILINX官网的UG190文档105页相关，写得很详细