微波EDA网，见证研发工程师的成长！

首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > ISE中FIFO的IP核深度怎么降低

ISE中FIFO的IP核深度怎么降低

时间：10-02 整理：3721RD 点击：

我需要IFIO的深度为8，可是IP核内的深度最小值为16，怎么用改变?求大神解决！

用16的不行吗，是有最小限制的

上一篇：DDS中的乘以1 0 -1 0的结构
下一篇：求vhdl版本的SDRAM控制

ISE FIFO 相关文章：

栏目分类

热门文章

Copyright © 2017-2020 微波EDA网版权所有

Top