微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > FPGA 单端时钟 差分时钟转换问题咨询

FPGA 单端时钟 差分时钟转换问题咨询

时间:10-02 整理:3721RD 点击:
请问 FPGA 单端时钟原先70MHZ 改成 差分时钟后 时钟一般设置成多少MHZ,正在做工程移植,对这个不是很了解,求指导求助攻。谢谢

频率不需要变吧

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top