微波EDA网，见证研发工程师的成长！

首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > 一个菜鸟问题，DC综合怎么产生门及网表？

一个菜鸟问题，DC综合怎么产生门及网表？

时间：10-02 整理：3721RD 点击：

DC综合怎么产生门及网表啊?什么命令啊?谢谢大虾们的帮助了///

找一个goldenscript改改

上一篇：是不是altera的arria5和stratix5系列芯片工业级都是禁运的？
下一篇：请教如何安装linux版本的ISE14.6

DC 相关文章：

栏目分类

热门文章

Copyright © 2017-2020 微波EDA网版权所有

Top