微波EDA网，见证研发工程师的成长！

首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > 一般FPGA上电后那些触发器的复位引脚都是处于什么状态呢？

一般FPGA上电后那些触发器的复位引脚都是处于什么状态呢？

时间：10-02 整理：3721RD 点击：

求解答

低电平

和具体器件有关系

查手册吧

上一篇：平均故障时间的计算
下一篇：dspbuilder 建立的.mdl模型

触发器上电引脚复位 FPGA 相关文章：

栏目分类

热门文章

Copyright © 2017-2020 微波EDA网版权所有

Top