微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > 使用Xilinx的ISE做设计时,请问如何让工具自动分析出没有加周期约束的时钟?谢谢

使用Xilinx的ISE做设计时,请问如何让工具自动分析出没有加周期约束的时钟?谢谢

时间:10-02 整理:3721RD 点击:
如题
使用Xilinx的ISE做设计时,请问如何让工具自动分析出没有加周期约束的时钟?谢谢

Timing Analyzer 中有的

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top